数字IC设计工程师

MediaTek
Full-time Wenjiang Qu, Sichuan Sheng Other-General
Posted:
May 31, 2026
Location:
Wenjiang Qu, Sichuan Sheng, China

Job Description

Job Description1.负责5G Modem中沟通A-Die和D-Die的Serdes架构规划,模块设计以及验证。
2.负责5G Modem 中 D-Die Serdes在SoC平台上的整合与测试。
3.负责5G Modem中Data Trace Through Serdes的架构规划,模块设计以及验证。
4.负责5G Modem 中Data Trace Through Serdes在SoC平台上的整合与测试。Requirement1.电子信息工程, 通信工程, 自动化, 电路设计相关专业
2.熟悉数字电路设计(所设计电路对应的Verilog代码不少于3万行)
3.熟悉Perl/Python, TCL script的撰写
4.具有CDC, DFT, DC, STA, LEC, CLP等相关流程经验
5.具有1~3年芯片设计经验
6.具有以下经验者尤佳:
1) 高速Serdes电路设计
2) 高速数字电路后端实现
3) Analog/Digital混合电路设计
7. 诚信正直,实事求是。对技术一丝不苟,对团队充满热诚。具有良好的沟通能力和团队合作精神,在工作中能承受一定的压力。

Apply for this Job

Submit your application for the 数字IC设计工程师 position at MediaTek.

Apply Now Save for Later

Job Overview

Job Type: Full-time
Location: Wenjiang Qu, China
Posted: May 31, 2026
Deadline: July 10, 2026